回路設計のWebサイトへようこそ

　このページはまったく回路に触れたことのない人が、回路設計を習得するためのページです。まったく回路に触れたことのない人を対象にするわけですから、説明の順序が工夫されています。

　まず、今までの論理回路設計とは違い、難しい回路の簡単化や、真理値表からゲート表記への変換は、すべて回路記述言語とその合成系に任せてしまいます。現在の設計現場では、このような複雑な作業は、すべてコンピュータによって処理します。

　そのためこの教材では、真理値表と状態遷移だけを回路設計の基礎に置き、その知識の範疇ですべての回路を記述する方法を採用します。この方法は、Verilog，VHDLをはじめとする、ハードウェア記述言語やSFLなどの構造記述言語に最も適した考え方です。

このページの最終更新日は 00/05/11 です。